1.计算机系统概述

1.2计算机系统层次结构

1.3计算机的性能指标

image-20251030231329621

image-20251030231347169

image-20251030231404442

2.数据的表示和运算（另附）

2.1数制与编码

2.2运算方法与运算电路

image-20251113111943403

image-20251113112004393

2.3浮点数的表示与运算

3.存储系统

前往操作系统的内存管理

3.1存储器的分类

image-20251104143253214

image-20251104143312996

image-20251104143422702

多层次的存储系统

image-20251104143520429

3.2主存储器

SRAM与DRAM

image-20251104145530602

image-20251104153151655

image-20251104154421150

image-20251104154440169

image-20251104154500933

image-20251104154918118

只读存储器

image-20251104155022898

image-20251104155038369

主存储器的基本组成

image-20251104161607472

多模块存储器

image-20251104161758994

image-20251104161903634

3.3主存储器与CPU的连接

主存容量的拓展

image-20251104162118354

image-20251104162133217

image-20251104162148293

image-20251104162201023

地址分配与片选

image-20251104162224191

image-20251104162235633

3.4外部存储器

磁盘

image-20251104162343434

image-20251104162413986

image-20251104162449636

image-20251104162524384

固态硬盘

image-20251104162614928

image-20251104162627681

3.5高速缓存存储器

cache和主存的映射关系

直接映射

image-20251104163521162

image-20251104163531791

全相联映射

image-20251104163550508

image-20251104163617049

组相联映射

image-20251104163659184

image-20251104163731958

image-20251104163802016

image-20251104163834462

image-20251104164145020

Cache的替换算法

image-20251104164243952

image-20251104164255497

一致性问题

image-20251104164409066

image-20251104164445243

3.6虚拟存储器

基本概念

image-20251104164940667

image-20251104164959492

页式虚拟存储

image-20251104165101294

image-20251104165123553

image-20251104165136484

image-20251104165205581

image-20251104165244634

image-20251104165258296

image-20251104165545280

段式虚拟存储

image-20251104165619909

段页式虚拟存储

image-20251104165734039

虚拟存储与Cache的比较

image-20251104165804482

4.指令系统

4.1指令系统

4.2指令的寻址方式

4.3程序的机器级代码表示

4.4CISC和RISC的基本概念

5.中央处理器

5.1CPU的功能和基本结构

CPU的功能

image-20251113133410567

image-20251113133422917

CPU的结构

image-20251113133253513

CPU的寄存器

image-20251113133320976

image-20251113133347409

5.2指令执行过程

指令周期

image-20251113133725658

image-20251113133706913

image-20251113133811855

指令周期的数据流

取值周期

image-20251113133930330

间址周期

image-20251113134120725

image-20251113134134970

中断周期

image-20251113134351921

指令执行方案

image-20251113134651915

image-20251113134703597

5.3数据通路功能和基本结构

数据通路的功能

image-20251113134906592

数据通路的组成

image-20251113134950383

image-20251113135011811

数据通路的基本结构

image-20251113135115766

image-20251113135222854

image-20251113135249426

举例

image-20251113135328251

image-20251113135448128

image-20251113135540572

5.有点问题，IR中应该为指令，应该是将IR中指令所在的地址放入PC，所以不应该使用IRout

且转移指令JMP addr 和流程与控制信号不对应

5.4控制器的功能和工作原理

控制器的结构和功能

image-20251113140209713

image-20251113140615236

硬布线控制器

image-20251113140703035

微程序控制器

image-20251113140936373

概念

image-20251113140951171

image-20251113141204909

微操作 （执行部件） 微命令<微指令（时间：微周期）<微程序 指令 <程序

A<B ：B是若干A的集合

组成和工作流程

image-20251113141426976

image-20251113141441285

编码方式

image-20251113141642204

image-20251113141726878

地址形成方式

image-20251113141930517

格式

image-20251113142005357

image-20251113211730899

硬布线控制器与微程序控制器的特点

image-20251113142140309

5.5异常和中断机制

image-20251113142354997

基本概念

image-20251113142342235

分类

异常的分类

image-20251113214626532

image-20251113214652382

中断的分类

image-20251113142741111

响应过程

image-20251113142854475

image-20251113142911702

5.6指令流水线

基本概念

image-20251113161123941

image-20251113161245030

基本实现

image-20251113161322914

image-20251113161408882

image-20251113161450819

流水线的冒险与处理

image-20251113161617254

结构冒险

image-20251113161704601

image-20251113161721515

数据冒险

image-20251113161940350

延迟执行

image-20251113162120455

转发技术

image-20251113162409959

load-use数据冒险的处理

image-20251113162509323

image-20251113162704308

控制冒险

image-20251113162731755

流水线的性能指标

吞吐率

image-20251113163031863

image-20251113163044912

加速比

image-20251113163133797

高级流水线技术

image-20251113163202599

image-20251113163303297

读后写与写后写相关

image-20251113165724768

5.7多处理器的基本概念

SISD，SIMD，DIMD的基本概念

image-20251113163840037

image-20251113163852806

硬件多线程

image-20251113164121616

image-20251113164141754

image-20251113164159591

多核处理器的基本概念

image-20251113164551494

共享内存多处理器的基本概念

image-20251113164856385

image-20251113164909542

6.总线

6.1总线概述

基本概念

image-20251113190642487

分类

image-20251113190814689

image-20251113190828147

系统总线的架构

image-20251113190856657

image-20251113190940913

性能指标

image-20251113191143941

image-20251113191206621

6.2总线事务与定时

总线事务

image-20251113191712840

总线定时

image-20251113191822595

image-20251113191927990

image-20251113192025803

image-20251113192104979

7.输入/输出系统

前往操作系统的输入输出管理

7.1I/O系统基本概念

image-20251113192258171

7.2I/O接口

功能

image-20251113192325918

基本结构

image-20251113192409780

image-20251113192707995

类型

image-20251113192925664

I/O端口及其编址

image-20251113192954161

image-20251113193052439

7.3I/O方式

程序查询方式

image-20251113193245318

image-20251113193336292

image-20251113193428020

程序中断方式

基本概念

image-20251113193651285

image-20251113193754838

image-20251113193919056

工作流程

image-20251113193944774

image-20251113194113191

image-20251113194452489

image-20251113194515146

image-20251113194739584

多重中断和中断屏蔽技术

image-20251113194833984

image-20251113195111540

image-20251113195009344

image-20251113195127085

image-20251113195439413

DMA方式

image-20251113195521096

特点

image-20251113195604678

image-20251113195635111

DMA控制器的组成

image-20251113195724133

image-20251113195946156

传送方式

image-20251113200139670

image-20251113200224784

image-20251113200351759

传送过程

image-20251113200440401

image-20251113200731174